MAR 1 8 2002 25 IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

tent Application of:

Serial No. 10/039,233

Confirmation No. 7300

BEST AVAILABLE COPY

COPY OF PAPERS ORIGINALLY FILED

Filing Date: December 31, 2001

For: CIRCUIT FOR THE DECODING OF

BIPHASE SIGNALS

TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Director, U.S. Patent and Trademark Office Washington, D.C. 20231

Sir:

Transmitted herewith is a certified copy of the priority French Application No. 0111074.

Respectfully submitted,

JOHN F. WOODSON, II

Reg. No. 45,236

Allen, Dyer, Doppelt, Milbrath & Gilchrist, P.A.

255 S. Orange Avenue, Suite 1401

11.

Post Office Box 3791 Orlando, Florida 32802

Telephone: 407/841-2330

Fax: 407/841-2343

Attorney for Applicant

CERTIFICATE OF MAILING

I hereby certify that this correspondence is being deposited with the United States Postal Service as first class mail in an envelope addressed to: DIRECTOR, U.S. PATENT AND TRADEMARK OFFICE, WASHINGTON, D.C. 20231, on this day of March, 2002.

Low Finew

ITIS PAGE BLANK (USPTO)





COPY OF PAPERS ORIGINALLY FILED

of All Officers

BREVET D'INVENTION

CERTIFICAT D'UTILITÉ - CERTIFICAT D'ADDITION

COPIE OFFICIELLE

Le Directeur général de l'Institut national de la propriété industrielle certifie que le document ci-annexé est la copie certifiée conforme d'une demande de titre de propriété industrielle déposée à l'Institut.

Fait à Paris, le **20 DEC. 2001**

Pour le Directeur général de l'Institut national de la propriété industrielle Le Chef du Département des brevets

Martine PLANCHE

INSTITUT
NATIONAL DE
LA PROPRIETE
INDUSTRIELLE

SIEGE 26 bis, rue de Saint Petersbourg 75800 PARIS cedex 08 Téléphone : 33 (1) 53 04 53 04 Télécopie : 33 (1) 42 93 59 30

THIS PAGE BLANK (USPTO)

A Barrian State of

A STANCE OF THE STANCE OF THE

tour or were here

William And Anna Mark

gar a reference

SS,I agtig at t 张,张 · 李安特 - 2 - -

There was rive it .

经验证据的

1. 19 (1)

A THE STATE OF THE

The This

PK 12 MO

WALLS A

in bushing in the publication CHAILS IN







Code de la propriété intellectuelle - Livre VI

AATIORAL DE CAPACITÉE INDUSTRIELLE 26 bis, rue de Saint Pétersbourg 75800 Paris Cedex 08 Téléphone : 01 53 04 53 04 Télécopie : 01 42 94 86 54

REQUÊTE EN DÉLIVRANCE 1/2

	Daniel A MAIN		Cet imprimé est à remp	plir lisiblement à l'encre noire	DB 540 W /260899	
REMISSE DESPIÈCES OUT 2001			NOM ET ADRESSE DU DEMANDEUR OU DU MANDATAIRE À QUI LA CORRESPONDANCE DOIT ÊTRE ADRESSÉE			
ueu 54 INPI N	IANCY		CABINET BALLOT			
N° D'ENREGISTREMENT NATIONAL ATTRIBUÉ PAR L'INPI			9 rue Claude Chappe Technopôle Metz 2000			
DATE DE DÉPÔT ATTRIBUÉ	ÉE		57070 METZ			
PAR L'INPI	2 4 AOUT	2001				
Vos références p (facultatif) 016275			•		•	
Confirmation d'u	ın dépôt par télécopie 🏻 🛚	N° attribué par l'I	NPI à la télécopie			
2 NATURE DE	LA DEMANDE	Cochez l'une des 4 cases suivantes				
Demande de l	prevet	×				
Demande de d	certificat d'utilité					
Demande divis	sionnaire					
	Demande de brevet initiale	N∘		Date/		
ou demande de certificat d'utilité initiale		N°		Date	· · · · · ·	
1	n d'une demande de en Demande de brevet initiale	□ _{N°}		Date/		
4 DÉCLARATIO	W OF OBLODITÉ	Pays ou organisatio		,		
1 -	ON DE PRIORITE E DU BÉNÉFICE DE	Date		N°		
	DÉPÔT D'UNE	Pays ou organisatio	n !	N°		
	NTÉRIEURE FRANÇAISE	Pays ou organisatio		IV-		
VLIMITUE	MIERIEURE FIMILYMUL	Date	in 	N°		
			 ıtres priorités, coche	z la case et utilisez l'imprimé «	«Suite»	
5 DEMANDEU	R			ochez la case et utilisez l'impri		
Nom ou dénor	mination sociale	STMICROELECT	RONICS S.A.	-		
Prénoms					· · · · · · · · · · · · · · · · · · ·	
Forme juridiqu	re	S.A.				
N° SIREN						
Code APE-NAF						
Adresse	Rue	29 Boulevard Rom				
	Code postal et ville	92120 MONTROUGE				
Pays		FRANCE				
Nationalité		Française				
N° de téléphone (facultatif) N° de télécopie (facultatif)						
	onique (facultatif)					



BREVET D'INVENTION CERTIFICAT D'UTILITÉ

REQUÊTE EN DÉLIVRANCE 2/2

Réservé à l'INPI	1				
REMISEDESPIÈSES IT 2001					
DATE 54 INPI NANCY	The transfer of the control of the c				
LIEU OT III					
N° D'ENREGISTREMENT O1110 NATIONAL ATTRIBUÉ PAR L'INPI	74 DB 540 W /260899				
Vos références pour ce dossier : (facultatif)	016275				
6 MANDATAIRE	Control of the Contro				
Nom	LECLAIRE				
Prénom	Jean-Louis				
Cabinet ou Société	CABINET BALLOT				
N °de pouvoir permanent et/ou de lien contractuel	and the second s				
Adresse	9 rue Claude Chappe Technopôle Metz 2000				
Code postal et ville	57070 METZ				
N° de téléphone (facultatif)	03 87 74 81 36				
N° de télécopie (facultatif)	03 87 36 26 76				
Adresse électronique (facultatif)	in the second control of the second control				
7 INVENTEUR (S)					
Les inventeurs sont les demandeurs	Oui Non Dans ce cas fournir une désignation d'inventeur(s) séparée				
8 RAPPORT DE RECHERCHE	Uniquement pour une demande de brevet (y compris division et transformation)				
Établissement in ou établissemen					
Paiement échelonné de la redevand	Paiement en trois versements, uniquement pour les personnes physiques Oui Non				
9 RÉDUCTION DU TAUX DES REDEVANCES	Uniquement pour les personnes physiques Requise pour la première fois pour cette invention (joindre un avis de non-imposition) Requise antérieurement à ce dépôt (joindre une copie de la décision d'admission pour cette invention ou indiquer sa référence):				
. 1.1.27					
Si vous avez utilisé l'imprimé «S indiquez le nombre de pages joi					
SIGNATURE DU DEMANDEUR	VISA DE LA PRÉFECTURE				
OU DU MANDATAIRE (Nom et qualité du signataire) LECLAIRE Jean-Louis 93.4009	OU DE L'INPI				

La loi n°78-17 du 6 janvier 1978 relative à l'informatique, aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.

BAST CRAY THAT IT

10

20

CIRCUIT DE DECODAGE DE SIGNAUX BIPHASES

L'invention concerne un circuit de décodage de signaux biphases et peut être utilisée dans un circuit d'émission ou de réception de tels signaux. L'invention est notamment intéressante pour la réception de signaux selon le protocole de communication DALI (de l'anglais Digital Adressable Lighting Interface), utilisé notamment pour la commande de ballasts électroniques. L'invention peut plus généralement être utilisée pour la réception de tous types de signaux biphases.

Les ballasts sont des circuits électroniques utilisés pour piloter des lampes fluorescentes, des lampes à mercure ou plus généralement tout type de lampes à décharge. Les ballasts peuvent être commandés par des signaux numériques, par exemple selon le protocole de communication DALI, défini notamment dans une norme IEC du 10 janvier 2000.

Selon le protocole de communication DALI, un signal numérique reçu se présente sous la forme d'une trame comprenant un bit de début, un mot binaire de 16 bits et deux bits de fin, soit une trame de 19 bits. Le mot de 16 bits comprend par exemple une adresse de 8 bits et une instruction de 8 bits. En retour, un signal numérique émis se présente sous la forme d'une trame de 11 bits comprenant un bit de début, une donnée de 8 bits et deux bits de fin.

Selon le protocole de communication DALI, chaque bit d'une trame, reçue ou émise par le circuit de commande, est codé sous la forme d'un signal biphase c'est-à-dire sous la forme d'un signal prenant 2 états successifs. Un "1" logique est codé sous la forme d'un signal (figure 1, réf. 110a, 110b) qui est égal à "0" pendant une 1ère phase, et qui est égal à "1" pendant une 2ème phase. De la même façon, un "0" logique est codé sous

la forme d'un signal (figure 1, réf. 120a, 120b) qui est égal à "1" pendant une 1ère phase et qui est égal à "0" pendant une 2ème phase. Un bit de début (130a, 130b) est codé sous la forme d'un signal égal à "0" pendant une 1ère phase et égal à "1" pendant une 2ème phase. Enfin, un bit de fin (140a, 140b) est codé sous la forme d'un signal égal à "1" pendant les 2 phases.

Ainsi, tous les bits d'une trame sont codés de la manière suivante : un "1" logique est codé par la paire d'états "01", un "0" logique est codé par la paire "10", un bit de début est codé par la paire "01" et un bit de fin est codé par la paire "11". Une trame de dix-neuf bits (respectivement onze bits) est ainsi codée sous la d'un nombre binaire de trente huit (respectivement vingt-deux états).

10

15 F 1 2 1 1 C

20

25

Les trames ainsi codées sont transmises vitesse de 1200 bits par seconde, soit 2400 états par seconde puisque chaque bit est codé sous la forme de deux états. Le temps d'émission d'un chiffre d'une trame est ainsi égal à T = 1/2400 soit T = 416,37 µs.

Control of the Control of Supplemental

Un but de l'invention est de réaliser un circuit de décodage de tels signaux biphases, apte à recevoir de tels signaux et à en extraire les informations pertinentes.

Un autre but de l'invention est de réaliser un circuit de décodage de tels signaux, apte à vérifier la bonne réception de tels signaux.

Avec ces objectifs en vue, l'invention concerne un circuit de décodage pour décoder un signal biphase, caractérisé en ce qu'il comprend :

- un registre de précharge, pour précharger une paire d'états du signal biphase à décoder, un état de la paire d'états étant préchargé à chaque impulsion d'un 35 signal de précharge périodique, et
 - un circuit de vérification, pour comparer les

deux états de la paire d'états et fournir un signal d'erreur actif si les deux chiffres sont égaux.

Le circuit de décodage de l'invention permet ainsi de recevoir et de vérifier la réception des paires d'états des signaux biphases : le circuit de l'invention indique, après la réception de chaque paire d'états, si les états ont été correctement reçus ou pas. Si les deux états d'une même paire sont identiques, cela signifie en effet que l'un au moins des états est erroné : ce constat se déduit simplement de la manière de coder un signal biphase, comme on l'a vu précédemment. Au fur et à mesure de la réception du signal biphase, le circuit de vérification va ainsi contrôler, paire par paire, l'ensemble des paires d'états contenues dans la trame d'un signal biphase.

Selon un mode préféré de réalisation, le circuit de vérification fournit également un signal décodé représentatif d'une paire d'états, mémorisée, dans le registre de précharge.

.

غسمون ووب

Le circuit de vérification fournit ainsi, après vérification, non pas tous les états du signal biphase, mais uniquement l'information pertinente contenue dans le signal biphase.

20

35

Le circuit de décodage selon l'invention est avantageusement complété par un circuit de mémorisation, pour mémoriser le signal décodé, à chaque impulsion d'un signal de validation de période égale à deux fois la période du signal de précharge. Le circuit de mémorisation peut être par exemple du type registre ou mémoire.

A chaque impulsion du signal de validation, le circuit de mémorisation mémorise ainsi, bit par bit, l'ensemble des bits du mot contenu dans la trame du signal biphase, comme on le verra mieux par la suite.

On notera que le circuit de décodage selon l'invention permet de limiter la taille du circuit de

mémorisation à la taille du mot contenu dans la trame du signal biphase (par exemple 16 bits ou deux fois 8 bits).

Le circuit de décodage est encore avantageusement complété par un circuit de retard produisant un signal de fin après un temps prédéfini, pour indiquer la fin du signal biphase. Le circuit de retard est initialisé au début du signal biphase, par exemple lors de la réception du bit de début d'une trame.

Le signal de fin sera par exemple pris en compte pour annuler un éventuel signal d'erreur actif lors de la 🕢 réception d'un bit de fin (codé par une paire d'états identiques "11").

10

15

20

25

Selon un mode de réalisation, le registre précharge est un registre à décalage, comprenant une entrée série sur laquelle est appliqué le signal biphase à décoder, et une sortie parallèle connectée à une entrée de données parallèle du circuit de vérification. registre de précharge comprend au moins deux bits, nécessaires pour mémoriser au moins une paire d'états qui seront contrôlés par le circuit de vérification. Le registre de précharge peut également comprendre un nombre supérieur de bits, par exemple 4.

Selon un mode de réalisation, le circuit vérification comprend une première porte comprenant deux entrées connectées à deux lignes successives de la sortie de données parallèle du registre de précharge. première porte a pour fonction de vérifier si les états d'une paire d'états contenue dans le registre sont différents (réception correcte) précharge ou 30 identiques (réception mauvaise).

le registre de précharge comprend au moins quatre bits, le circuit de vérification avantageusement complété par :

- une deuxième porte comprenant deux entrées connectées à deux autres lignes successives de la sortie de données parallèle du registre de précharge, et

- une troisième porte comprenant deux entrées connectées respectivement à la sortie de la première porte et à la sortie de la deuxième porte.

Cette variante permet de détecter et mémoriser les deux bits de fin indiquant la fin d'une trame du signal à décoder.

Par ailleurs, si le circuit de décodage comprend un circuit de retard, le circuit de vérification avantageusement complété par une quatrième 10 comprenant une gentrée connectée à une sorte troisième porte, une entrée sur laquelle est appliqué le signal de fin, et une sortie sur laquelle est produit le signal d'erreur. Ainsi, lorsque le signal de fin est actif, le signal d'erreur est inactif, indiquant ainsi 15 que les deux derniers états reçus l'ont été correctement, quelle que soit la valeur de ces états. Cette variante du circuit de vérification permet ainsi de ne pas signaler une erreur lorsque les bits de fin, codés par deux états identiques et égaux à "1", sont reçus dans le registre de précharge.

· • •

Ä

Le circuit de décodage est encore amélioré par l'ajout d'un filtre, pour filtrer le signal biphase à décoder, le filtre comprenant une entrée sur laquelle est appliqué le signal biphase à décoder et une sortie 25 connectée à l'entrée série du registre de précharge. Le filtre permet de s'affranchir d'éventuelles perturbations brèves qui pourraient apparaître sur le signal à décoder.

Selon un mode de réalisation, le filtre comprend :

- un registre d'échantillons, pour mémoriser des échantillons d'un chiffre d'une paire de chiffres du signal biphase à décoder,

30

- un ensemble de portes logiques pour calculer une 🗸 valeur moyenne des échantillons contenus dans le registre d'échantillons et fournir ladite valeur moyenne registre de précharge.

the configuration is the complete the great property of the contract of the co

L'invention à également pour objet un procédé de décodage d'un signal biphase, qui peut, par exemple mais non uniquement, être mis en œuvre à l'aide d'un circuit de décodage tel que décrit ci-dessus.

Le procédé selon l'invention comprend notamment :

- une étape de précharge d'une paire d'états du signal biphase, un état de la paire d'états étant préchargé à chaque impulsion d'un signal de précharge (PREC) périodique,
- ordinarie d'états préchargée, et
 - une étape de fourniture d'un signal d'erreur (ER) qui est actif si les deux états sont égaux ou inactif si non
 - Le procédé est par exemple complété par une étape de fourniture d'un signal décodé représentatif de la paire d'états préchargée.

Avantageusement, une étape est ajoutée de mémorisation du signal décodé, à chaque impulsion d'un 20 signal de validation périodique, de période égale à deux fois la période du signal de précharge.

Une étape de mesure du temps, initialisée au début du signal biphase, peut également être ajoutée, pour produire un signal de fin après un temps prédéfini, indiquant la fin du signal biphase.

25

Le procédé peut enfin comprendre une étape de filtrage du signal biphase, réalisée avant l'étape de précharge.

L'invention a également pour objet un circuit d'émission et de réception de signaux biphases codés selon un protocole de communication DALI, caractérisé en ce qu'il comprend un circuit de décodage tel que décrit ci-dessus.

L'invention a enfin pour objet un circuit de commande d'un ballast électronique recevant des signaux de pilotage sous forme de signaux biphases codés selon un

5 1 1 28 N

protocole de communication DALI, caractérisé en ce qu'il comprend un circuit de décodage tel que décrit ci-dessus.

L'invention et les avantages qui en découlent sapparaîtront plus clairement à la lecture de la description qui suit d'exemples de réalisation d'un circuit de décodage de signaux biphases, selon l'invention. La description est à lire en référence aux dessins annexés dans lesquels :

- 10 la figure 1, déjà décrite, présente des diagrammes de signaux biphases,
- la figure 2 est un schéma de principe d'un circuit de décodage selon l'invention, et
- les figures 3 et 4 sont des schémas électroniques
 15 d'un mode de réalisation du circuit de la figure 2,
- les figures 5A à 5E sont des chronogrammes de signaux en différents points du circuit de la figure 2,
- la figure 6 présente une amélioration possible du circuit de la figure 2, et
- signaux en différents points du circuit de la figure 6.

In the control of the control of the supplied of the control of the

Le circuit 200 de décodage de la figure 2 comprend essentiellement un registre 210 de précharge et un circuit 220 de vérification.

Le registre 210 comprend une entrée E de données série, une entrée CP d'horloge et une sortie S de données parallèle. Un signal DALIIN est appliqué sur l'entrée E du registre 210. Le signal DALIIN est un signal biphase, contenant des données numériques sous forme de trames de dix-neuf bits codées par des nombres binaires de trente huit états. Un signal PREC de précharge, périodique, est appliqué sur l'entrée CP. Le signal PREC a une période égale à T = 416.67 µs seconde, soit la durée d'émission d'un état d'une trame.

Dans l'exemple, le registre 210 est un registre à

3 1.

20

Sec. 2

décalage de 4 bits tel que représenté sur la figure 3. Le registre 210 comprend ainsi quatre bascules 300 à 303 de type D connectées en série, chacune comprenant une entrée D de données, une entrée CP d'horloge et une sortie Q de données. L'entrée D de la bascule 300 est connectée à l'entrée E du registre 210, les entrées D des bascules 301 à 303 sont connectées respectivement aux sorties Q des bascules 300 à 302. Les entrées CP de toutes les bascules 300 à 303 sont connectées ensemble à l'entrée CP du registre 210 pour recevoir le signal de commande PREC. Enfin, les sorties Q des bascules 300 à 303 connectées à des sorties séries SO à S3 formant la sortie S parallèle du registre 210.

Le fonctionnement du registre 210 est classique : à chaque front actif du signal PREC, un chiffre du signal DALIIN est entré en bit de poids faible dans le registre 210, et les quatre bits contenus dans le registre 210 sont fournis sur sa sortie S.

Le circuit 220 de vérification comprend une entrée E de données, parallèle, connectée à la sortie S du registre 210, une sortie OUT de données série et une sortie I d'information (18) (18) (18) (18) (18)

On rappelle que, selon le protocole DALI, un "1"

particles and in the mercial point of the section of the contraction o

logique est codé par la paire d'états 01" et qu'un "0" est codé par la paire "10". Les données sont transmises au circuit 200 sous la forme de trames de 19 bits comprenant un bit de début (égal à "1" et codé "01"), un mot de 16 bits, et deux bits de fin. Tous les bits du mot 30 de 16 bits sont codés par la paire "01" ou la paire "10". Le circuit 220 permet de vérifier si les états (plus précisément les paires d'états) de la trame codée sont correctement reçus ou non. Pour cela, le circuit 220 compare deux états précédemment reçus et mémorisés dans 35 le registre 210. Si les deux états sont différents, alors

le circuit 220 fournit un signal ER inactif (dans un

premier état logique, par exemple "1") sur sa sortie I. Au contraire, si les deux états sont identiques, alors le circuit 220 fournit un signal ER actif (dans un deuxième état logique, dans l'exemple "0"). En parallèle, 5. circuit 220 fournit, sur sa sortie de données OUT, un bit de données représentatif des deux états comparés. Dans l'exemple décrit, le bit de données fourni sur la sortie OUT est le bit mémorisé dans la bascule 302 du registre 210. la la mara referención delle 10

10 Après la réception d'une paire d'états, un signal ER inactif indique que les deux chiffres sont différents et donc que le bit correspondant de la trame a été correctement reçu. Au contraire, un signal ER actif après la réception d'une paire d'états indique que les deux états de la paire d'états reçue sont identiques et donc que le bit correspondant de la trame n'a pas correctement recum Ainsi, la valeur du signal ER est de préférence prise en compte après la réception d'une paire d'états et non pas après la réception du premier état 20 djune paire d'états. Hay an a qui nous par

F ...

13

-27

15

30

;

35

.

Le signal ER est exploité par ailleurs : il peut être utilisé par exemple pour stopper le fonctionnement du circuit 200 et/ou le réinitialiser.

Un exemple de réalisation du circuit détaillé sur la figure : 4 : Il comprend deux portes logiques de type OU-Exclusif, 410, 420 et une porte logique de type ET 430, chaque porte comprenant deux entrées et une sortie de données.

Les deux entrées de la porte 410 sont connectées à des entrées E0, E1 du circuit 220, et les deux entrées de la porte 420 sont connectées à des entrées E2, circuit 220, entrées E0 à E3 formant l'entrée parallèle E du circuit 220. Les sorties respectives des portes 410, 420 sont connectées aux entrées de la porte 430. Enfin, l'entrée E2 est connectée à la sortie OUT du circuit 220 et la sortie de la porte 430 est connectée à : :

la sortie I du circuit 220.

25

35

Le fonctionnement global du circuit 200 de décodage 1. 1. S. S. S. selon l'invention va maintenant être détaillé dans le 5 cadre d'un exemple numérique, en relation avec les chronogrammes des figures 5A à 5E.

The control of the co

Dans l'exemple, la trame reçue (figure 5A) comprend un bit de début (codé-par la paire "01"), un mot de 16 bits comprenant des "1" logiques (codés "01") en bits de 10 poids les plus forts et des "0" logiques (codés "10") en bits de poids les plus faibles, et deux bits de fin (codés "11"). La figure 5B montre la forme du signal PREC. Enfin, les figures 5C, 5D montrent le contenu du registre 210, et l'évolution du signal OUT en sortie du err 15 circuit 220. Carrother we have

On supposera par ailleurs qu'initialement toutes les bascules du circuit 200 sont initialisées à "1".

Per un a servición A /l'instant a TO, ale circuit de la figure 2 est activé et la réception du signal DALIIN commence. Entre 20 T0 et T0+2T, le bit de début est reçu : le signal DALIIN est égal à "0" pendant le temps T, puis il est égal à "1" entre T0+T et T0+2T.

A l'instant $\Delta 0$, compris entre T0 et T0+T, le signal $^{\prime\prime}$ PREC est actif et le signal DALIIN, égal à 0, mémorisé dans la 1^{ère} bascule 300 du registre 210.

A l'instant $\Delta 1 = \Delta 0 + T$, le signal PREC est à nouveau actif, et le signal DALIIN, égal maintenant à 1, mémorisé dans la 1ère bascule 300, le "0" précédemment mémorisé étant décalé dans la bascule 301 : la première paire d'états est ainsi mémorisée dans le registre 210. Par ailleurs, l'entrée El du circuit 220 est à "0" et l'entrée E0 est à "1" : le circuit 220 fournit un signal ER inactif sur sa sortie, indiquant une réception correcte de la première paire de chiffres "01", relative au bit de début de trame. Enfin, en parallèle, le circuit 220 produit un "1" logique sur sa sortie OUT.

2.1

15

20

25

A l'instant $\Delta 2 = \Delta 0 + 2T$, le signal PREC est à nouveau actif, et le signal DALIIN, égal maintenant à 0, ... , mémorisé dans la 1ère bascule 300, le contenu précédent de la bascule 300, respectivement de la bascule 301, étant 5 décalé dans la bascule 301, respectivement la bascule 302. Le signal OUT est quant à lui égal à "0".

A l'instant $\Delta 3 = \Delta 0 + 3T$, le signal PREC est à nouveau actif, et le signal DALIIN, égal maintenant à 1, est mémorisé dans la li bascule 300, le 10 précédemment 10 mémorisé étant décalé dans la bascule 301 : la deuxième paire d'états est mémorisée dans le registre 210, qui contient ainsi le nombre "0101" (réf. 510, figure 5C). Par ailleurs, l'entrée El du circuit 220 est à "0"et son entrée E0 est à "1": le circuit 220 fournit un signal ER inactif sur sa sortie, indiquant une réception correcte du nombre "01" relatif à un bit égal à "1". En parallèle, le signal OUT passe à "1" (réf. 520, figure 5C).

 $\Delta A_{ij} = \Delta O_{ij} + \Delta T_{ij}$ le signal PREC est à nouveau actif, et le signal DALIIN, égal à nouveau à 0, mémorisé dans la 1ère bascule 300, le contenu précédent des bascules 300 à 302 étant décalé dans les bascules 301 à 303. Le signal OUT est quant à lui égal à "1".

A l'instant $\Delta 5 = \Delta 0 + 5T$, le signal PREC est à nouveau actif, et le signal DALIIN, égal maintenant à 1, est mémorisé dans la 1ère bascule 300, le "0" précédemment mémorisé étant décalé dans la bascule 301 : la troisième paire d'états est mémorisée et le registre 210 contient ainsi le nombre "0101" (réf. 530, figure 5C). ailleurs, les entrées E1, E0, du circuit 220 30 respectivement à 0 et à 1: le circuit 220 fournit un signal ER inactif sur sa sortie, indiquant une réception correcte du nombre "01" relatif à un bit égal à "1". En parallèle, le signal OUT passe à 1 (réf. 540, figure 5C).

A l'instant $\Delta 6$, le signal PREC actif entraîne la 35: précharge d'un nouveau bit dans le registre 210 (dans l'exemple un "(0").

A l'instant $\Delta 7$, le signal PREC actif entraîne également la précharge d'un nouveau bit dans le registre 210 (dans l'exemple un "1"). Le circuit 220 fournit un signal ER inactif, indiquant une bonne réception, et le 5 contenu de la bascule 302 (en l'occurrence un "1") est produit sur la sortie OUT : le 2 eme bit (un "1") du mot de 16 bits contenu dans la trame reçue est ainsi transmis.

L'ensemble est répété jusqu'à la réception complète de l'ensemble des bits de la trame reçue.

10

20

Des améliorations peuvent être réalisées aisément sur le circuit 200 de décodage de la figure 2.

The said of the selection of the second of the second

Une première amélioration consiste à ajouter un circuit 230 de mémorisation (représenté en pointillé sur 15 la figure 2), pour mémoriser les bits du mot de 16 bits contenu dans les trames reçues, au fur et à mesure que lesdits bits sont fournis par le circuit 220:

Dans un exemple, le circuit de mémorisation 230 (figure 2) comprend une entrée E de données série connectée à la sortie OUT de données du circuit 220 et une entrée CP d'horloge sur laquelle est appliqué un signal VAL de validation.

Le signal VAL est un signal périodique, de période égale à deux fois la période du signal PREC soit ici $2T = 833.33 \ \mu s$. Un exemple de signal VAL est représenté sur la figure 5E. Dans cet exemple, un front actif du signal VAL est produit à la réception du deuxième état de chaque paire d'états. On rappelle que le deuxième état d'une paire d'états correspond à la valeur du bit codé : 30 par exemple la paire "10", dont le deuxième état est égal à "0", code le bit "0".

Dans l'exemple, le circuit 230 est réalisé par un registre à décalage de 16 bits, cadencé par le signal VAL. Un tel registre est similaire au registre 210. 35 Ainsi, à chaque front actif du signal VAL, le circuit 230 mémorise un bit du mot de 16 bit contenu dans la trame reçue...

10

....

35

. .. .

Selon les applications envisagées, le mot de bits mémorisé dans le registre 230 pourra être par suite mémorisé dans deux registres de 8 bits ou bien dans 5 une mémoire, ou bien pourra être utilisé par tout autre circuit.

Il est à noter que le circuit 230 n'est pas indispensable au fonctionnement du circuit 200, notamment si les mots produits par le circuit 220 sont exploités directement par un autre élément.

En pratique, le circuit 230 pourra être un registre d'entrée d'un élément (circuit de calcul, circuit de commande, etc.) utilisant par ailleurs le mot de 16 bits reçu).

15 On notera cependant que, si une mémorisation des bits reçus est nécessaire, alors le circuit 200 de décodage selon l'invention permet de limiter la taille du circuit 230 de mémorisation à 16 bits (ou deux fois 8 bits), alors qu'un circuit de réception classique nécessite l'utilisation d'un registre de 32 bits apte à mémoriser tous les états du signal biphase reçu.

Une autre amélioration du circuit de la figure 2 consiste à ajouter un circuit de retard 240 (représenté en pointillés sur la figure 2) comprenant une entrée 25 d'horloge sur laquelle est appliqué le signal VAL, et une sortie connectée à une entrée FIN du circuit 220. Le circuit 240 est activé lorsque le circuit 220 décode le bit de début de trame (Ce qui correspond à activation, du signal ER). Le circuit 240 produit un 30 signal de fin au bout d'un temps prédéfini, égal à 32T.

Le circuit 240 a ainsi pour fonction de mesurer le temps nécessaire à la réception du mot de 16 bits contenu dans une trame (le mot de 16 bits étant codé par 16 paires d'états, soit une durée de réception de 32T), puis de signaler au circuit 220, par l'intermédiaire du signal FIN (dans l'exemple actif à 1), que tous les bits de la 2.3

trame ont été recus.

20

25

Le circuit 240 est réalisé selon des schémas connus. Dans un exemple, le circuit 240'est réalisé sous la forme d'un compteur de quatre bits, qui compte des impulsions du signal VAL, de période 2T, et qui produit le signal FIN lorsqu'il atteint une valeur prédéfinie. Plus généralement, le circuit 240 peut être réalisé par tout circuit de retard, apte à émettre un signal FIN au bout d'un temps prédéterminé égal à 32T.

Si un circuit de retard 240 est ajouté, le circuit 220 doit être complété en conséquence pour prendre en compte le signal FIN. Dans l'exemple de la figure 4, le circuit 220 est complété par l'ajout d'une porte OU 440 (représentée en pointillés sur la figure 4), comprenant deux entrées connectées respectivement à l'entrée FIN du circuit 220 et à la sortie de la porte 410, la porte 440 comprenant également une sortie connectée à la sortie I du circuit 220. Ainsi, si le signal FIN est actif, la porte 440 fournit un "1" logique, quelles que soient les valeurs appliquées sur les entrées E0 à E3 du circuit 220. The control that said the comment of the control of the contr

Le circuit de décodage 200 peut également être amélioré par l'ajout d'un filtre 250 (représenté en pointillés sur la figure 2) comprenant une entrée sur laquelle est appliqué le signal codé DALIINO, une entrée CP d'horloge sur laquelle est appliqué d'échantillonnage ECH, de période T, et une sortie S de données connectée à l'entrée de données du registre de précharge 210.

The first of the second of the

Le filtre 250 calcule une valeur moyenne du signal DALIINO au cours d'une période T (entre Δ0+n*T $\Delta 0 + (n+1) *T$ par exemple, n étant un nombre entier), fournit cette valeur moyenne au registre 210. Un tel 35 filtre permet ainsi de s'affranchir des perturbations parasites éventuellement présentes sur le signal DALIINO.

Un exemple de filtre pouvant être utilisé dans l'invention est représenté sur la figure 6. Il comprend trois bascules D 610, 620, 630, trois portes ET 640, 650, 660 à deux entrées et une sortie, et une porte OU à trois 5 entrées et une sortie. 3 4, 36 6

Les bascules 610, 620, 630 sont connectées série : l'entrée D de la bascule 610 est connectée à l'entrée E du filtre 250 pour recevoir le signal DALIINO, les entrées D des bascules 620, 630 sont connectées aux 10 sorties Q des bascules 610, 620. Les entrées d'horloge CP de toutes les bascules 610, 620, 630 sont connectées ensemble à l'entrée CP du filtre 250 pour recevoir le signal ECH. . . . artis Production (1980)

Une entrée de la porte 640 est connectée à 15 sortie Q de la bascule 610 et l'autre entrée de la porte 640 est connectée à la sortie Q de la bascule 620. Une entrée de la porte 650 est connectée à la sortie Q de la bascule 610 et l'autre entrée de la porte 650 est connectée à la sortie Q de la bascule 630. Une entrée de la porte 660 est connectée à la sortie Q de, la bascule 620 et l'autre entrée de la porte 660 est connectée à la sortie Q de la bascule 630. Enfin, les entrées de la porte 670 sont connectées respectivement à la sortie de la porte 640, à la sortie de la porte 650 et à la sortie 25 de la porte 660, la sortie de la porte 670 connectée à la sortie S du filtre 250.

Le fonctionnement du filtre 250 est expliqué cidessous dans un exemple. La figure 7A présente le signal DALIINO entre T0+n*T et T0+(n+2)*T, n étant un nombre entier. Dans l'exemple, le signal DALIINO est égal à "0" entre T0+n*T et T0+(n+1)*T, puis il est égal à "1" entre T0+(n+1)*T et T0+(n+2)*T. De petites perturbations 711, 712, 713 viennent modifier ponctuellement la valeur de DALIINO.

P

30

35 Le signal ECH (figure 7B) est périodique, de période T. Dans l'exemple, il comprend trois impulsions 10

10

20

721, 722, 723 par période. Le signal PREC (figure 7C), utilisé par le registre 210, est également de période T, il comprend une seule impulsion 725 par période, qui apparaît après l'impulsion 723. Les signaux ECH, PREC, ainsi que le signal VAL, sont par exemple fournis par un circuit de commande, non décrit ici. Ces signaux sont par exemple produits à partir d'un signal d'horloge globale d'un composant utilisant le circuit de l'invention, et qui a une fréquence multiple de la fréquence des signaux ECH, PREC, VAL, par exemple une fréquence égale à 16/T.

Lors des trois impulsions 721, 722, 723 sur le signal ECH, trois valeurs du signal DALIINO sont mémorisées dans les bascules 610, 620, 630. Les portes 640, 650, 660, 670 calculent à tout instant une valeur moyenne des valeurs contenues dans les bascules 610, 620, 630 et ladite valeur moyenne est fournie sur la sortie S du filtre 250. Lors de l'impulsion PREC 725 suivante, la valeur moyenne fournie par le filtre 250 est mémorisée dans le registre 210.

Dans l'exemple, lors des impulsions 721, 722 sur le signal ECH, le signal DALIINO est égal à "0" et deux "0" sont mémorisés dans les bascules du filtre 250, puis lors de l'impulsion 723, un "1" est mémorisé dans lesdites bascules, du fait de la présence de la perturbation 712. 25 Les portes 640, 650, 660, 670 calculent une valeur moyenne à partir du contenu des bascules 610, 620, 630, un "0" logique est ainsi fourni sur la sortie du filtre 250, et il est mémorisé dans le registre 210 lors de 1 impulsion 725 sur le signal PREC. Les effets de la perturbation 712 ont ainsi été effacés. and the state of the second section of the

Des modifications peuvent également être réalisées sur le circuit 200 de décodage de la figure 2.

La sortie du registre 210 peut être modifiée. En 35 effet, dans l'exemple ci-dessus, la sortie S2 du registre 210 est connectée à l'entrée du registre 230, pour

10

.20

30

mémoriser un bit du signal DALIIN dans le registre 230 à chaque impulsion VAL. Il serait également possible de connecter l'une des autres sorties (SO, S1 ou S3) registre 210 à l'entrée du registre 230. Le cas échéant, on veillera simplement à modifier en conséquence signal VAL, de sorte que les états pertinents dans signal DALIIN et correspondant aux bits du mot de 16 bits . codé dans le signal DALIIN soient fournis par le circuit 220 au moment opportun.

La taille du registre 210 peut également modifiée. En effet, le registre 210 utilisé dans les exemples décrits ci-dessus est un registre de quatre bits. Il a pour rôle essentiel de mémoriser deux à deux les états du signal DALIIN reçu, afin que ces paires 15 d'états soient testées par le circuit 220. L'avantage d'utiliser un registre 210 de quatre bits et de pouvoir mémoriser complètement les quatre états codant les bits de fin. Il serait cependant possible de choisir un registre 210 comprenant seulement 2 bits, ou au contraire un registre de taille supérieure à quatre. échéant, le circuit 220 devra être modifié en conséquence. Par exemple, si un registre 210 de deux bits est choisi, les portes 420, 430 du circuit 220 deviennent inutiles et peuvent être supprimées. Dans ce cas, sortie de la porte 410 est reliée directement à la sortie I du circuit 220. Sometimen of the second state of the second

Les signaux de commande PREC, VAL, ECH (fournis par un circuit de commande non représenté) peuvent également être modifiés, ils doivent cependant être tous trois périodiques, les signaux PREC, ECH de période T et le signal VAL de période 2T. Ces signaux peuvent être à partir d'un signal d'horloge extérieur circuit et d'un ensemble de portes logiques et/ou circuits de retard. Dans les exemples ci-dessus, 35 signaux sont tous des signaux impulsionnels. Il est toutefois possible de remplacer tout ou partie de ces

signaux par des signaux carrés par exemple, les fronts montants (ou bien descendants) de tels signaux étant dans ce cas pris en compte pour la commande des circuits.

(a) The state of the state o

entre de la composition de la composit La composition de la La composition de la

A Continue of the continue

(a) A Court of the Court of

And the second of the second of

REVENDICATIONS

- 1. Circuit (200) de décodage pour décoder un signal biphase (DALIINO), caractérisé en ce qu'il comprend :
- un registre de précharge (210), pour précharger une paire d'états du signal biphase, un état de la paire d'états étant préchargé à chaque impulsion d'un signal de précharge (PREC) périodique, et
- un circuit de vérification (220), pour comparer, les deux états de la paire d'états et fournir un signal d'erreur (ER) actif si les deux états sont égaux.

10

2. Circuit selon la revendication 1, caractérisé en ce que le circuit de vérification (220) fournit également un signal décodé (OUT) représentatif de la paire d'états mémorisée dans le registre de précharge (210).

15

20

25

- 3. Circuit selon la revendication 2, caractérisé en ce qu'il comprend également un circuit de mémorisation (230), pour mémoriser le signal décodé (OUT), à chaque impulsion d'un signal de validation (VAL) périodique, de période égale à deux fois la période du signal de précharge (PREC).
- 4. Circuit selon l'une des revendications 1 à 3, caractérisé en ce qu'il comprend également un circuit de retard (240) produisant un signal de fin (FIN) après un temps prédéfini, pour indiquer la fin du signal biphase (DALIINO), le circuit de retard (240) étant initialisé au début du signal biphase (DALIINO).
- 5. Circuit selon l'une des revendications précédentes, caractérisé en ce qu'il comprend également un filtre (250), pour filtrer le signal biphase (DALIINO), le filtre (250) comprenant une entrée sur

100

laquelle est appliqué le signal biphase (DALIINO) et une sortie connectée à l'entrée série du registre de précharge (210).

- 5 6. Procédé de décodage d'un signal biphase (DALIINO), caractérisé en ce qu'il comprend :
 - une étape de précharge d'une paire d'états du signal biphase, un état de la paire d'états étant préchargé à chaque impulsion d'un signal de précharge
 (PREC) périodique,
 - une étape comparaison des deux états de la paire d'états préchargée, et
 - une étape de fourniture d'un signal d'erreur (ER) qui est actif si les deux états sont égaux ou inactif sinon.
 - 7. Procédé selon la revendication 6, caractérisé en ce qu'il comprend également une étape de fourniture d'un signal décodé (OUT) représentatif de la paire d'états préchargée.

20

25

- 8. Procédé selon la revendication 7, caractérisé en ce qu'il comprend également une étape de mémorisation du signal décodé (OUT), à chaque impulsion d'un signal de validation (VAL) périodique, de période égale à deux fois la période du signal de précharge (PREC).
- 9. Procédé selon l'une des revendications 6 à 8, caractérisé en ce qu'il comprend également une étape de 30 mesure du temps, initialisée au début du signal biphase (DALIINO), pour produire un signal de fin (FIN) après un temps prédéfini, indiquant la fin du signal biphase (DALIINO).
- 35 10. Procédé selon l'une des revendications 6 à 9, caractérisé en ce qu'il comprend également une étape de

filtrage du signal biphase (DALIINO), réalisée avant l'étape de précharge.

8 5.1 ... 4

11. Circuit d'émission et de réception de signaux 5 biphases codés selon un protocole de communication DALI, caractérisé en ce qu'il comprend un circuit de décodage selon l'une des revendications 1 à 5.

ending the second of the second of the second section of the second of t 12. Circuit de commande d'un ballast électronique 10 recevant des signaux de pilotage sous forme de signaux biphases codés selon un protocole de communication DALI, caractérisé en ce qu'il comprend un circuit de décodage (200) selon l'une des revendications 1 à 5.


in the most of a first of the color and realise is that THE COUNTY WAS A SECOND OF THE SAME OF THE STORES AND SECOND SECO


additional to the company of the contract of t


en la little publication (for a la final fermen la le Copie Copie Copie de Copie Copie Copie Copie Copie Copie 1987年,1987年,1987年,1987年,1987年,1988年,1987年 The state of the first of the state of the s The state of the second of the state of the the thirty of the second of the second of the second of


in the first programme to the state of the s in the second of the control of the on the subsection of the conservation and the subsection en la compactation de la compactación de la compact and the second of the second o


the state of the second of grand and the contract of the





















Fig 4




2/3 FIG_4









many many and the second of the second entra de la companya della companya della companya della companya de la companya della companya $(x_{k+1}) = \frac{\pi}{k} = (k - \frac{\pi}{2k})^{\frac{k}{2}} \in \mathbb{R}$ THIS PAGE BLANK (USPTO) . . . the second and the second second second

Same of the second

· 1878

The HIRE



BREVET D'INVENTION

CERTIFICAT D'UTILITÉ

Code de la propriété intellectuelle - Livre VI



DÉPARTEMENT DES BREVETS

26 bis, rue de Saint Pétersbourg 75800 Paris Cedex 08

DÉSIGNATION D'INVENTEUR(S) Page N° 1../1..

(Si le demandeur n'est pas l'inventeur ou l'unique inventeur)

Telephone : UI 55 U4 :	53 U4 Telecopie : 01 42 93 59 30		Cet imprimé est à remplir lisiblement à l'encre noire	DB 113 W /26089
Vos références pour ce dossier (facultatif)		016275		
N° D'ENREGIST	TREMENT NATIONAL	0111	074	
TITRE DE L'INV	/ENTION (200 caractères ou es			
Circuit de déco	dage de signaux biphases.		•	
LE(S) DEMAND	FIIP(S):			
	ECTRONICS S.A.		•	
29 Boulevard R 92120 MONTR	Romain Rolland ROUGE	•		
FRANCE	.0002			·
PERIONE(NT)	TANT OWNVENTEUR	'a' - (Indigu)	ez en haut à droite «Page N° 1/1» S'il y a plus de tr	
			ez en haut à droite «Page N° 1/1» S'il y a plus de ti page en indiquant le nombre total de pages).	rois inventeurs,
Nom		CASSAGN		
Prénoms		Hervé	E5	
Adresse	Rue	CABINET 9, rue Claud	BALLOT de Chappe - Technopôle Metz 2000	
	Code postal et ville	57070	METZ	
Société d'apparte	enance (facultatif)			
Nom				•
Prénoms				
Adresse	Rue			
	Code postal et ville			
	enance (facultatif)			
Nom				
Prénoms				
Adresse	Rue			.,
	Code postal et ville			
Société d'apparte	enance (facultatif)			
DATE ET SIGNA DU (DES) DEMA OU DU MANDAT	ANDEUR(S) Taire		CABINET BALLOT	
(Nom et qualité du signataire) LECLAIRE Jean-Louis 93.4009			CONSEILS EN PROPRIÉTÉ INDUSTRI 9, rue Claude Chappe Technopôle Metz 2000	IELLE

La loi n°78-17 du 6 janvier 1978 relative à l'informatique, aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.

THIS PAGE BLANK (USPTO)